

⑩ 日本国特許庁 (JP)

①特許出願公開

⑩ 公開特許公報 (A)

昭59-4327

⑤ Int. Cl.³H 03 K 19/00H 01 L 27/08

識別記号 101

庁内整理番号 6832-5 J 6655-5 F 砂公開 昭和59年(1984)1月11日

発明の数 1 審査請求 未請求

(全 3 頁)

匈出力パッファ回路

②特 願

額 昭57—113029

❷出

類 昭57(1982)6月30日

⑩発 明 者 寺澤富三

門真市大字門真1048番地松下電工株式会社内

⑪出 願 人 松下電工株式会社

門真市大字門真1048番地

⑩代 理 人 弁理士 石田長七

明 細 書

1. 発明の名称

出力パッつア回路

2 特許請求の疑問

(I) 2個のN-MO8トランジスタを 直列接続し、 一方のN-MO8トランジスタのゲートに入力される入力信号を C-MO8インバータに て反転して他 方のN-MO8トランジスタのゲートに入力し、 両N-MO8トランジスタの接続点を出力端子として 成る出力バッファ回路。

8. 発明の詳細な説明

本 発明は出力バッファ回路に関するものであり、 その目的とするところはパッファ応力を被することなくチップサイズを小さくすることができる出 カバッファ回路を提供することにある。

従来、この租の出力パッつア回路は第1図に示すように P-MOSトランジスタ (QP) および N-MOSトランジスタ (QP) および N-MOSトランジスタ (QP) よりなる U-MOSインパータで 解成されるのが一般的であつた。図中 (1N) は入力 端子、(OUT) は出力端子である。しかしながら、このような従来例において、両MOS トランジスタ(Qp)(QN) による追旋供給応力(バツつア能力)を等しくしようとした場合、すなわち、出力端子(OUT) に 硫れ込む 臨流 I2 とを等しくしようとした場合、P-MOS トランジスタ(Qp)のキャリア移動度 (μp)が小さいためにチャンネル巾を N-MOSトランジスタ(Qp)に比べて大きくしなければならず、IC 化する場合においてチップサイズが大きくなつてしまうという問題があつた。ここに、上記 P-MOSトランジスタ(Qp)、N-MOSトランジスタ(Qx)を介して流し得る確旅 I1,12 は次式で与えられる。

$$I_1 = \mu p \frac{Wp}{Lp} f$$
 (Vosp , VDSP , VTSP) ... (i)

$$I_2 = \mu_H \frac{1}{L_N} f (VOSN , VDSN , VTHN) ... (2)$$

特開昭 59-4327(2)

Wp: 同チヤネル巾

Ww: 筒チヤネル巾

Lp:向チヤネル長

LN:同チヤネル長

Vosp:同ゲート・ソース側竜圧 Vosn:同ゲート・ソース側竜圧

VDBP:同ドレイン・ソース間単圧 VDBN:同ドレイン・ソース間配圧 V エ ff P: 同スレッショルド電圧

VIHX: 同スレッショルド電圧

f: Vos, Vds, VTHの関数

いま、上式で得られる電流 11,12 を等しくし、かつ、 チップサイズを小さくしよりとする場合、通常、 1 (Vовр. Vовр. Vтнр) ф 1 (Vови, Vови, Vтни) とし、

μpWp ÷ μwWm

のようにチャンネル巾Wp.Wn を設計する必要が ある。ととで、キャリア移動度は μN > μp であ るので、チャンネル巾Wp,WN は

$$\frac{\text{Wp}}{\text{Wn}} = \frac{\mu \text{N}}{\mu \text{p}} > 1 \qquad \cdots \text{ (i)}$$

となる。

従つて、P-MO8トランジスタ(Up)のチヤンネ ル巾 (Wp)をN-MOSトランジスタ (Qx)のチャン ネル中(WN)よりも大きくする必要があり、出力パ

(Qx1)(Qx2)のチップサイズは当然のことながら従 来例の両MUS トランジスタ(Qp)(Qx)のチップサ イズよりも小さくなり、また信号反転用の C-MOS インバータ (CL)を含めたチップサイズも従来例よ りも小さくすることができる。なお、 C-MO8イ ンパータ(CI)は入力信号(Vi)を反転するだけのも のであつて、電流供給能力は出力用の N-MOSト ランジスタ (QN1)(QN2) に比べて大巾に小さくて良 いので、 P-MO8トランジスタ (Qp)と N-MO8ト ランジスタ(Qx2) のチップサイズの堯以下のチッ **う面欄で容易に形成できることになる。**

本希明は上述のように、2個のN-MUSトラン ジスタを直列接続し、一方の N-MOS トランジス タのサートに入力される入力倡号を U-MUS イン パータにて反転して他方の N-MUSトランジスタ のサートに入力し、両N-MO8トランジスタの授 硫点を出力端子としたものであり、 P-MOSトラ ンジスタに比べてチップサイズを小さくできる N - MOS トランジスタを用いているので、パッフ ア能力を放けることなく、チップサイズを小さく ツファ回路をIC化する場合において全体のチッ **うサイズが大きくなつてしまりという問題があつ** た。本発明は上記の点に銛みて為されたものであ

以下、実施例について凶を用いて説明する。第 2 図は本発明一実施例を示すもので、2個のN-MOS トランジスタ (WN1)(WN2)を直列接続し、一 方のN-MUSトランジスタ(QNI)のゲートに人力 される人力信号 (Vi)を U-MO8 インパータ (CI) 化て反転して他方のN-MOSトランジスタ(W2) のリートに入力し、両N-MU8トランジ ス タ (QNI)(QN2) の接続点を出力端子(OUT)としたもの である。

しかして、本発明にあつては出力端子 (OUT) か ら 流 れ 出 す 瓊 旅 (lt) お よ び 出 力 端 子 (OUT) に 流 れ 込む雑硫 (12)はいすれも N-MU8トランジスタ (UNI)(UN2)を介して放れるととになるので、両雅 粉 (li)(l2) は共に(2)式で扱わされ、両 N-MUSト ラッジスタ (QH1)(QH2) のチャンネル巾 (WH1)(WH2) は同一で良い。また、阿N-MUSトランジスタ


することができるという利点がある。

4 図面の簡単な説明

第1図は従来例の構成を示す図、第2図は本発 明一実施例の構成を示す凶である。

(QN1)(QN2) はN-MUSトランジスタ、(CI) はU-MU8インパータである。





新 2 图

